FPGA I

Introdução a Hardware Reconfiguravel – Básico

OBJETIVO

Proporcionar aos participantes conhecimentos sobre hardware reconfigurável com o uso de FPGAs com linguagem VHDL, bem como sobre as ferramentas, técnicas e abordagens para começar no desenvolvimento de sistemas de lógica digital em FPGAs.

 

Início: 09 de Março de 2019

Termino: 11 de Maio de 2019.

Dia da semana: sábados

Horário: 04 horas de duração por sábado, das 8:30 às 12:30.

Datas das aulas: 09 e 23 de Março, 13 e 27 de Abril e 11 de Maio de 2019.

PRÉ REQUISITOS

Conhecimentos de lógica digital.

INVESTIMENTO

6x de R$ 250,00 sem juros no cartão ou R$ 1500,00 à vista

CONTEÚDO PROGRAMÁTICO

  • História e evolução de sistemas de hardware reconfigurável
  • O que são FPGAs
  • Características e aplicações
  • Exemplos de Áreas de Mercado
  • Estado da Arte em FPGAs
  • Introdução à Linguagem VHDL
  • Aspectos gerais de VHDL
  • Síntese de Circuitos
  • Entidade de Projeto
  • Classes, Tipos e Operadores
  • Construção WHEN ELSE
  • Construção WITH SELECT
  • Comando Block
  • Processos e lista de sensibilidade
  • Construção IF ELSE
  • Construção CASE WHEN
  • Desenvolvimento de circuitos síncronos
  • Registrador sensível a nível
  • Registrador sensível a borda – inicialização síncrona
  • Registrador sensível a borda – inicialização assíncrona
  • Registrador sensível a borda com habilitação para sinal de relógio. 

Laboratório 1 – Instalação do Xilinx ISE Studio – Primeiros passos com a Digilent Basys 2 com Xilinx Spartan 3E, configuração e ambientação com as ferramentas de desenvolvimento.

Laboratório 2 – Ambientação com VHDL e desenvolvimento de circuitos lógicos com Xilinx ISE Studio.

Laboratório 3 – Desenvolvimento de circuitos concorrentes com a aplicação de funções lógicas e recursos da linguagem VHDL.

Laboratório 4 – Desenvolvimento de circuitos sequenciais – Criando circuitos que respondem e avaliam eventos e sinais.

Laboratório 5 – Desenvolvimento de circuitos com registradores de sinais – Criando circuitos com elementos básicos de memória para resposta a estímulos futuros.

CURSOS

IoT | FPGA | PCB

LICEUTECH 2018 – Design e Desenvolvimento por REDBEE. Todos os direitos Reservados